#### (19)日本国特許庁 (JP)

# (12) 特 許 公 報 (B2)

(11)特許番号 第2782781号

(45)発行日 平成10年(1998) 8月6日

(24)登録日 平成10年(1998) 5月22日

(51) Int.CL\* H 0 1 L 29/786 識別記号

FI H01L 29/78

618F

請求項の数2(全::)

(21)出職番号

顧番号 特膜平1−127501

(22)出顯日

平成1年(1989)5月20日

(65)公開番号 (43)公開日 特開平2-306665

(43)公開日 審査辦求日 平成2年(1990)12月20日 平成8年(1996)2月6日 (73)特許権者 999999999

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1 番1号

(72)発明者 佐藤 典章

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内 今岡 和典

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内 (74)代理人 弁理士 井桁 貞一

審査官 河本 充雄

(56)参考文献

(72) 発明者

特開 昭63-114266 (JP, A)

特別 昭58-139471 (JP, A)

最終頁に続く

## (54) 【発明の名称】 半導体装置の製造方法

# (57)【特許請求の範囲】

【請求項1】絶縁材料面上に一方導電型の半導体層が設けられた基板を準備する工程、

前記基板の前記半導体層上にイオン注入のマスクとなる 層を設け、該層に窓を開ける工程、

該窓を通して、不純物分布中心が前記絶縁材料/半導体 層界面に略一致するように、一方導電型の不純物をイオ ン注入する工程。

前記半導体層表面の付着物を除去し、熱酸化によって前 記トランジスタのゲート絶縁膜となる酸化膜を形成する 10 工程、および

前記ゲート絶縁膜上に、前記イオン注入領域に整合させ てゲート電極を形成する工程、および

前記ゲート電極をマスクとして、前記半導体層に他方導 電型の不純物をイオン注入し、活性化処理を行って前記 トランジスタのソース/ドレイン領域を形成する工程を 包含することを特徴とする半導体装置の製造方法。

【請求項2】絶縁材料面上に一方導電型の半導体層が設けられた基板を準備する工程、

前記半導体層上に、他方導電型の不純物を含む多結晶シ リコンまたは該多結晶シリコンならびに金属シリサイド から成る電極層を堆積形成する工程、

前記電極層上に二酸化シリコン (SiO<sub>2</sub>) 層を堆積形成する工程、

前記SiO2層および前記電極層を貫通する窓を開けるエ

前記察が開けられた基板全面にSi0g層を堆積し、異方性 エッチングを施して前記窓の側壁に堆積されたSi0g層を 吸すと共に前記窓内に前記半導体層を露出させる工程。 前記露出した半導体層表面に、熟盤化によって前記トラ ンジスタのゲート絶縁膜となる酸化膜を形成する工程、 前記電極層および前記窓側壁に残されたSiO2層をマスク として、不純物分布中心が前記絶縁材料/半導体層界面 に略一致するように、一方導電型の不純物をイオン注入

前記イオン注入を行った基板を熱処理し、前記注入され た不純物を活性化すると共に前記多結晶シリコン中の他 方導館型不純物を前記半導体層に拡散させる工程、およ

前記ゲート絶縁膜上に、前記イオン注入領域に整合させ 10 である。 てゲート電極を形成する工程を包含することを特徴とす る半導体装置の製造方法。

【発明の詳細な説明】

[日 次]	
概要	4頁
産業上の利用分野	6頁
従来の技術と発明が解決しようとする課題	7頁
課題を解決するための手段	9頁
作用	13頁
実施例	15頁
発明の効果	22頁
(概 要)	

本発明はSOI基板に形成されたMOSトランジスタに於い τ,

ドレイン耐圧を低下させることなくバックチャネルの 発生を防止する構造を備えたMOSトランジスタの製造方 法を提供することを目的とし、該目的を達成する本発明 の半導体装置の製造方法の第1では、

SOI基板に、分布中心が絶縁基板との界面近傍になる 領域を形成した後、ゲート電極を形成し、さらにゲート 電極に整合させてイオン注入によるS/D領域の形成が行 われる。

更に、上記目的を達成する半導体装置の製造方法であ る本発明の第2では

S/D領域のコンタクト電極を形成するポリSi層に窓を 開け、窓孔の側壁に異方性エッチングを利用して側壁を 形成し、該側壁により限定される領域にイオン注入を行 ってチャネル領域内に高濃度領域を形成すると共に、電 極形成用ポリSi層からの不純物拡散によってMOSトラン ジスタのS/D領域を形成することが行われる。

本発明のMOSトランジスタではチャネル領域の絶縁基 板に接する部分が高濃度化されているのでパックチャネ ルの発生がなく、しかも、該高濃度領域はドレインに隣 接しないのでドレイン耐圧が低下することもない。

〔産業上の利用分野〕

本発明は絶縁ゲート型電界効果トランジスタ(以下、 通称に従いMOSトランジスタと記す)のバックチャネル 発生防止に関わるものである。

通常のシリコン (Si) 基板に形成されたMOSトランジ

スタは、S/D領域と基板の間に寄生容量が存在するため 動作の高速化が阻害される。絶縁材料上に薄い素子形成 層を備えたSOI基板に形成されたMOSトランジスタでは、 このような寄生容量が大幅に減少するので、より高速の 動作が可能となる。

SOI基板に形成されたMOSトランジスタの典型的な構造 が第4図に示されている。同図の40はSiウエハ、41はSi 02層で、絶縁基板として機能するのはSiO2層であるが、 支持体であるSiウエハ上に設けられた構造が通常のもの

素子形成層である単結晶Si層42は絶縁分離領域43で区 画され、個々の素子形成領域にMOSトランジスタが形成 される。MOSトランジスタはチャネル領域44、ゲート電 極45、S/D領域46で構成され、ゲート電極とチャネル領 域の間に設けられるゲート絶縁膜は図では省略されてい

ここでS/D領域が絶縁基板に隣接して形成されている のは、既述したように寄生容量を減ずるためであるが、 かかる構造を採ることにより、バックチャネルの発生と 20 いう新たな問題が生じている。即ちSi/SiO2界面には電 荷の蓄積が生じ易く、そのために絶縁基板に隣接する領 域にバックチャネルが形成され、図中に矢印で示したよ うなリーク電流が発生する。

(従来の技術と発明が解決しようとする課題)

チャネルは絶縁層中の電荷によって発生した導電型反 転層であるから、不純物濃度を高めれば反転が起こり難 くなる。バックチャネルも高濃度化によって防止するこ とが出来る。例えば特開昭58-64064号公報には、S0I基 板上のMOSトランジスタのチャネル領域に3段階の探さ ように不純物をイオン注入してチャネル領域内に高濃度 30 でイオン注入を行う処理が開示されているが、その中、 絶縁基板付近に到達する注入はバックチャネルの発生を 抑止するためのものである。また、特開昭60-220425号 公報にもイオン注入によって同種トランジスタのバック チャネル発生を抑止する技術が開示されている。

これらの先行技術によって形成されるMOSトランジス タの断面構造を模式的に図示すると第5図のようなもの になる。チャネル領域は通常の濃度の領域44と高濃度化 された領域47から成り、高濃度領域47はSiO2層41に隣接 して形成されている。また、45はゲート電極、46はS/D 40 領域である。

第5図の構造のトランジスタではバックチャネルの発 生は防止されるが、例えばp\*である領域47とn\*であるS/ D領域46が隣接しているため、チャネル/ドレイン間の 接合の逆方向耐圧が極めて低いものになる。具体的に言 うと、n+は十分に高濃度として、p領域の不純物濃度が  $1 \times 10^{16}$ cm<sup>-3</sup>であれば約50Vの耐圧を示すのに対し、2 ×1017 cm-3のp+領域との間の耐圧は10V以下となる。

MOS型集積回路では電源のノイズや基板バイアス印加 への配慮から、素子特性として電源電圧の2倍の耐圧が 50 要求されるのが通常であるから、電源電圧5Vに対して耐 圧10V以下では不十分である。

本発明の目的はパックチャネルの発生が防止され且つ ドレイン耐圧が十分に高い構造のMOSトランジスタを提 供すること及びそのような構造を実現する製造方法を提 供することである。

[課題を解決するための手段]

上記目的を達成するため、本発明のMOSトランジスタの製造方法の第1では

絶縁基板上の一方導電型の半導体層上にイオン注入の マスクとなる層を設け、該層に窓を開ける工程、

該窓を通して、不純物分布中心が前記絶縁材料/半導 体層界面に略一致するように、一方導電型の不純物をイ オン注入する工程、

前記半導体層表面の付着物を除去し、熱酸化によって 前記トランジスタのゲート絶縁膜となる酸化膜を形成す る工器。

前記ゲート絶縁膜上に、前記イオン注入領域に整合させてゲート電極を形成する工程、および

前記ゲート電極をマスクとして、前記半導体層に他方 導電型の不純物をイオン注入し、活性化処理を行って前 20 記トランジスタのソース/トレイン領域を形成する工程 が包含され。

更に、上記目的を達成するMOSトランジスタの他の製造方法である本発明の製造方法の第2では

絶殺基板上の一方導電型の半導体層上に、他方導電型 の不純物を含む多結晶シリコンまたは該多結晶シリコン おもびに金属シリサイドから成る電極圏を堆積形成する 工程。

前記電極層上に二酸化シリコン (SiO<sub>2</sub>) 層を堆積形成 する工程

前記SiO<sub>2</sub>層および前記電極層を貫通する窓を開けるエ

前記窓が開けられた基板全面にSiO2層を堆積し、異方性エッチングを施して前記窓の側壁に堆積されたSiO2層を残すと共に前記窓内に前記半導体層を露出させるエ 観.

前記**第**出した半導体層表面に、熟酸化によって前記トランジスタのゲート絶縁膜となる酸化膜を形成する工程。

前記電極層および前記歌側壁に残されたSiO<sub>2</sub>層をマス 40 クとして、不純物分布中心が前記総縁材料/牛導体層界 面に略一致するように、一方導電型の不純物をイオン注 入する工程。

前記イオン注入を行った基板を熱処理し、前記注入された不執物を活性化すると共に前記多結晶シリコン中の 他方導電型不純物を前記半導体層に拡散される工程、お トパ

前記ゲート絶縁膜上に、前記イオン注入領域に整合させてゲート電極を形成する工程 が包含される。 上記手段の概略の要点を述べると以下のようになる。 本発明の半導体装置の第1の製造方法では

SOI基板に、分布中心が絶縁基板との界面近傍になる ように不純物をイオン注入してチャネル領域内に高濃度 領域を形成した後、ゲート電極を形成し、さらにゲート 電極に整合させてイオン注入によるS/D領域の形成が行 われる。

更に、本発明の第2の製造方法では

S/V領域のコンタト電極を形成するボリSI層に密を 10 開け、銀孔の側壁に異方性エッチングを利用して側壁を 光成し、乾極壁により限定される領域にイオン注入を行 ってチャネル領域内に高濃度領域を形成すると共に、電 極形成用ボリSI層からの不規物拡放によってWOS ラン ジネタのS/D領域を形成することが行われる。

(AE HI)

第1図に本発明のMGSトランジスタの断面構造が模式 的に示されている。典型的な材料を例示して説明する と、同図に於いて112基板として機能する510g配 2 は 単結晶Siの来子形成層。3 はSiOgである分離領域、4 は チャネル個域、5 はゲート電極。6 はS/D領域である。

本発明の特徴的な構造はチャネル領域に高濃度領域 7 が設けられている点にあり、該高濃度領域がバックチャ ネル生成を抑制することは第5回のMOSトランジスタと 同様であるが、本発明ではこれがドレインに接していな いことから、ドレイン接合の逆力向耐圧を低下させるこ とがなく、必要なドレイン耐圧を得ることが容易とな る。

第1図では高濃度領域7の輪郭が明らかであるように 描かれているが、不純物速度の分布は現実には連続的に 30 変化するものであり、特定の値を指定して襲外面を設定 しない限り、高濃度領域の範囲を指定することはできない。 ところが、不純物分布が濃度の配を持つ場合には逆 方向脚圧は相応の値を示すことになるから、前窓高速度 領域が不明確であっても、接合隣接部より遠隔領域の方 が高速度であれば、ドレイン順圧の向上という上配作用 が見られることになる。

本発明の製造方法では、チャネル領域の不純物濃度を 選択的に高めるため、限定された範囲に限定された課さ のイオン注入を行っているので、ドレイン接合に関接す る部分の不絶物濃度を高めることなく、バックチャネル 防止に有効な高濃度化を行うことが可能となる。

(宝振佩)

第2図は請求項(1)に対応する製造方法の工程を模 式的に示す断面図である。以下、同図を参照しながら、 この実施例を説明する。

(a) 図はSiO<sub>2</sub>基板IOとp型Si層11から成るSOI基板のSi層表面を熟験化して、厚さ200AのSiO<sub>2</sub>機I2を形成した状態を示す。このSOI基板は表面を像化した2枚の単結晶Siウエハを貼り合わせ、一方の厚みを放すること
50 によって形成するのが通常であるが、他の方法によって

形成されたものであっても良い。本実施例ではこの p型 SI層の厚さは1.0 g m、比抵抗は10 g caである。な お、SiOg基板は機械的強度を確保するためSiウエハに固 着した形で用いられるのが通常であるが、これは本発明の要件ではなく、図では省略されている。

p型Si層11の表面に形成されたSiO<sub>2</sub>膜12は、次工程で 造布されるレジストからの汚染を防ぐと共に、イオン注 入に於けるチャンネリングの発生を抑止するものである が、Si層中の不純物をゲッターすることや注入の衝撃か ら結晶を保護する意味を持っている。

次いで (b) 図の加く、表面にフォトレジスト13を輸 布し、MOSトランジスタのゲート電極形成位置に中心を合わせて、寸法Dの敷を開ける。DとMOSトランジスタのゲート長との関係は後で取明するが、ここではD=0.5μ mとする。これに加速電圧30~40k v\*で8\*をイオン注入する。ドーズ費は3 x 10<sup>13</sup>cm<sup>-2</sup>である。このイオン注入ではレジストがマスクとなって、51層への注入は恋の部分だけに行われ、注入されたBの分希領域140深さは 51/516。界面はおど一妻する ((c) 参照)。

表面のフォトレジストを除去し、Sio/張も一旦除去して、900~950℃の塩酸酸化によりSi層表面にゲート絶縁 腰 (Siog) 15を形成する。この熱処理で、注入されたB が活性化され、(d) 図に示されるように、p<sup>+</sup>領域16が 形作られる。既に述べたように、このp<sup>+</sup>領域の輪郭を示 寸線は便宜的に補いたものであり、母体領域に比べ数倍 乃至1桁以上高濃度の領域を示すものである。

以上の処理を行った後、CVD法などの通常の方法によって長さ0.3μmのゲート電極17を形成する。材料は多結為13(ボリ31)域いはボリ31と金属シリサイドを積層したものである。ゲート電極の形成位置は、(b)図の 30選択注入用窓と中心を一致させることになるが、このような位置合わせは同じ位置合わせマークに対して整合させることで、必要な情報を出すことができる。段近の位置合わせ技術では、レチクルマスクを用いる繰り返し焼きつけで、0.03μm以内の位置合わせ精度が得られている。

続いて、ゲート電極をマスクとする選択イオン注入と 熱処理により、 (e) 図の如くS/D関城185形成され、M $OSトランジスタが実現する。注入するイオンは<math>As^+\tau$ で、 処理条件は、加速電圧 $\delta$ 160KeV、ドーズ量 $5\times10^{15} cm^{-2}$ である。

(b) 図に示された窓の寸法Dはゲート長Lに対し次 のように設定される。高速度のS/D領域はゲート電極を マスクにして形成されるが、活性化処理の際の様方向拡 散が0.1μm程度見込まれるので、LとDの差を0.2~0. 3μm以上にとる。上記実施例ではゲート電極の長さを 0.8μm、窓の寸法Dを0.5μmとしている。

本発明の基本的な考えは、チャネル領域に形成した高 濃度領域がS/D領域とp/n接合を作るのを避けるというこ とであり、上記寸法では、平面図を想定すれば窓の形状 50

とS/D領域とがほゞ隣接することになるが、(d) 図に 示されるようにS/D領域はSiO2基板との界面付近では若 干後方に退いており、高濃度領域に接することはない。

更に言えば、仮令チャネル領域へのイオン往入の境界 がS/D領域に接することがあっても、その後の税処理に よって注入された不成物の適度分布は傾きを有するもの になることから、耐圧が極端に低下したp/n接合が形成 されることはない。

以上で本発明の製造方法の一つの実施例の説明を終わり、請求項(2)に相当する他の製造方法の実施例を説明する。以下、参照されるのは第3図であり、単に

(a) 図と記された場合は第3図(a) を意味する。この製造方法はチャネル領域内の高濃度化領域とゲート電極の位置を自己整合的に一致させるものである。

先ず (a) 図を参照するに、SiO<sub>2</sub>基板(0 と p型Si屬11 は上記東施例と同じである。このSi層上にポリSi屬21を (VD法で2000~3000 A の厚さに堆積し、P を拡散して面 抵抗20日/口程度の不純物濃度とする。これは後にS/O 領域形成の不純物濃をするための処理である。このポリ 30が、以下の説明ではポリSiとすることが可能であ るが、以下の説明ではポリSiとする。また、不純物薄入 はイオン注入を行ってもよく、P\*を注入する場合は加速 電圧SOKeV、ドーズ±5×10<sup>15</sup>cm<sup>-2</sup>、As\*を注入する場合 は加速電圧SOKeV、ドーズ±5×10<sup>15</sup>cm<sup>-2</sup>、As\*を注入する場合 は加速電圧SOKeV、下回に「F-ズ重とする」。

その上に低温CID法 (処理温度400℃) で200 ÅのSiO<sub>2</sub> 版22を被着形成し、WOSトランジスタのゲート電極形成 位置に窓を開ける。この窓の寸法L'は、工程の進捗に 付って明らかになるように、ゲート電極のゲート絶縁膜 上の長さにほゞ一数するものである。

これに上記の低低CVD法で2000 AのSiO2層を全面に堆積し、最方性のエッチング法であるRIEによってエッチパックを施すと平面上に堆積したSiO2層は除去され、(b) 図の如く、窓の垂直破壁に堆積したSiO223が厚みを殆ど鋏することなく残される。その結果、窓の閉口寸法D'はL'か50.3~0.4 μ mだけ鋏少したものとな

このエッチバック処理の終点検出は単結晶SI層の表出 によるのであるが、ポリSI層の上には最初に被着したSi の変2が存在するから、単結晶SI層の表出前にポリSI層 40 の表面が現れることはなく、意図した通りに恋を開ける ことが可能である。

級いて (c) 図の如く、これに加速電圧30~40keVで8 \*をイオン注入する。ドーズ量は 3 1013cm²である。 このイオン注入ではポリ51層21と側壁20がマスクとなっ て、Si層への注入は窓の部分だけご行われ、注入された Bの分布中心の深さは5i/Si02界面にほゞ一転する。図 に符号14で売れた部分がは入入転め分布領域である。 このあたりの状況は説明済の実施例と同様であるが、チャンネリングを避けるために開びて注入するとどの配慮 は必要である。注入するイオンを85、たさるととも介配像 である。

ここでポリ5i層の窓の側壁であるSiO<sub>2</sub>とポリ5i層上に 残っているSiO<sub>2</sub>膜を一旦除去し、(d) 図の如く900~9 50℃の塩酸酸化でゲート絶縁膜であるSiO<sub>2</sub>膜24を形成す る。 護厚は業子の設計値に合わせるが、例えば200Aと する。この熱酸化はポリSi表面では単結晶表面よりも速 やかに過行し、400~500Aの厚さになるので、後続工程 で試験化膜上に形成されるゲート電極とポリSi層間の必 要な絶縁翻圧は得られる。

ゲート酸化膜形成時の熱処理によって注入されたBは 10 括性化され、p\*領域25か形成される。p\*領域25を示す輪 郭線の意味は既にかた通りである。本実施例では同時 にポリSiからのn型不純物の拡散が進行し、単結晶Si層 にn\*のS/的環境26が形成される。

更に続けて(e)図の如く、ポリSi或いはポリSi/金属ンリサイドのゲート電極27を形成することにより、MOSトランジスタが構成される。

本実施例に於いては、p<sup>†</sup>観憶25を形成するためのイオン注入は5小領域形成の不純物額であるポリ51層の間隔よりも狭い範囲に対して行われるので、n<sup>†</sup>の5/n領域とp 20 \*領域との間に直接p/n接合が形成されることはない。 【発明の効果】


本発明の製造方法によって形成されたMOSトランジス タでは、バックチャネルの発生領域を横断して高不純物 譲度領域が設けられているので、この部分の導電型が反 転することがなく、バックチャネルが発生しない。それ と共に、該高不純物濃度領域はS/D領域から隔たった位 健に配置されているので、ドレイン接合の試圧を低下さ せることがなく、ドレイン耐圧の高いMOSトランジスタ を得ることが容易となる。

また本発明の自己整合型の製造方法によれば、前記高 漆度領域を正確にゲート電極位置に合わせて形成することが出来る。

#### 【図面の簡単な説明】

第1図は本発明によるMOSTrの構造を示す断面模式図、 第2図は本発明の実施例の工程を示す断面模式図、 第3図は他の実施例の工程を示す断面模式図、

#### 【第1図】



本発明によるMOSTrの構造を示す断面模式図

10 第4図はSOI基板のMOSTrを示す断面模式図、 第5図は公知のバックチャネル抑止MOSTrを示す断面模

式図 であって、

図に於いて

BILLEVIC

1 はSiO<sub>2</sub>層、 2 は素子形成層、

3は分離領域、

4はチャネル領域、

5はゲート電極、

6 はS/D領域、

7 は高濃度領域、

10はSiO<sub>2</sub>基板、

11は単結晶Si層、

12はSi0<sub>2</sub>膜、

13はフォトレジスト、

14は注入不純物分布領域、

15はゲート絶縁膜、 16は高濃度領域、

17はゲート電極、

18はS/D領域、

21はポリSi層、

22はSiO<sub>2</sub>膜、

23はSiO<sub>2</sub>の側壁、

24は注入不純物分布領域

25は高濃度領域、 26はS/D領域、

27はゲート電極、

40はSiウエハ、

30 41はSiO<sub>2</sub>層、

42は単結晶Si層、

43はSiO<sub>2</sub>である分離領域、

44はチャネル領域、


45はゲート電極、

46はS/D領域、


47は高濃度領域

である。


# 【第2図(その2)】



本発明の実施例の工程を示す断面模式図




本発明の実施例の工程を示す断面模式図




他の実施例の工程を示す断面模式図

## 【第3図(その2)】



#### 他の実施例の工程を示す断面模式図

## 【第5図】



公知のパックチャネル抑止MOSTrを示す断面模式図

フロントページの続き

(58)調査した分野(Int.Cl.<sup>6</sup>, DB名) HOLL 29/786

H01L 21/336